핵심 인사이트 (3줄 요약)

1. 본질: 저항 (Resistance)은 전하의 이동을 방해하여 전기에너지를 열로 소산시키는 물리적 마찰력이다.
2. 가치: 트랜지스터 내부의 저항 제어는 스위칭을 가능하게 하지만, 칩 외부 배선의 기생 저항은 RC 지연을 일으켜 클럭 주파수를 제한한다.
3. 판단 포인트: 초미세 공정에서는 게이트 지연보다 배선 저항에 의한 지연이 전체 성능을 결정하므로, 신소재(Cu, Co) 채택과 후면 전력 공급망 (BSPDN) 같은 구조적 해결책이 필수적이다.

Ⅰ. 개요 및 필요성

저항 (Resistance)은 도체 내부에서 전하 운반자가 이동할 때 원자 격자와 충돌하며 겪는 방해의 크기를 옴($\Omega$) 단위로 나타낸 것이다. 옴의 법칙 ($V=IR$)에 따라 전압과 전류의 관계를 결정하며, 전력을 열로 변환 ($P=I^2R$)한다.

디지털 시스템에서 저항은 양면성을 가진다. 입력 핀의 상태를 안정시키는 풀업/풀다운 저항이나 신호 반사를 막는 종단 저항 (ODT, On-Die Termination)처럼 의도적으로 배치되어 신호 무결성을 지키는 데 꼭 필요하다. 하지만 반도체 미세화가 진행되면서 금속 배선의 단면적이 줄어들어 발생하는 기생 배선 저항은 회로의 동작 속도를 떨어뜨리고 발열을 일으키는 가장 큰 병목이 되었다.

• 📢 섹션 요약 비유: 저항은 도로 위의 과속 방지턱과 같다. 톨게이트 앞의 방지턱은 사고를 막아주지만, 고속도로 한가운데 끝없이 깔린 방지턱은 전체 물류 속도를 떨어뜨리고 타이어만 닳게 만든다.

Ⅱ. 아키텍처 및 핵심 원리

컴퓨터 구조에서 저항은 의도된 논리 제어와 극복해야 할 기생 지연이라는 두 가지 형태로 나타난다. MOSFET 트랜지스터는 게이트 전압을 통해 소스와 드레인 사이의 채널 저항을 무한대(OFF)에서 수십 옴(ON)으로 급격히 변화시키는 거대한 가변 저항기다. 이 저항의 극단적인 스위칭이 곧 1과 0의 디지털 논리를 만든다.

반면 금속 배선이 가지는 고유 저항($R$)은 주변 배선과의 정전용량($C$)과 결합하여 RC (Resistor-Capacitor) 지연을 발생시킨다.

┌──────────────────────────────────────────────────────────────┐
│           RC 지연에 의한 디지털 신호 붕괴 현상             │
├──────────────────────────────────────────────────────────────┤
│  [송신단] ──▶ [ 배선 저항 (R) ] ──┬──▶ [수신단 도달 신호]  │
│  이상적 1 ┌─┐                   │    / 1에 도달하는       │
│          ┘ └──                  │   /  시간이 지연됨      │
│                            기생 C ───/                   │
│                                  │                     │
│                                 GND                    │
└──────────────────────────────────────────────────────────────┘

신호가 배선을 통과할 때 저항이 크면 기생 커패시터를 충전하는 데 시간이 오래 걸려, 사각형의 디지털 펄스가 완만한 곡선으로 눕게 된다. 이 상승 시간 (Rise Time) 지연이 클럭 주기보다 길어지면 수신단에서 1을 0으로 오인하는 타이밍 오류가 발생한다.

• 📢 섹션 요약 비유: 트랜지스터의 채널 저항 제어는 수도꼭지 밸브를 열고 닫는 것과 같고, 기생 배선 저항은 녹슬고 좁아진 수도관과 같아 물이 목적지까지 차오르는 시간을 지연시킨다.

Ⅲ. 비교 및 연결

저항은 회로 내 연결 위상에 따라 시스템 전압과 전류를 통제하는 방식이 완전히 달라진다.

마이크로아키텍처 관점에서는 배선 저항($R$)이 인덕턴스($L$) 및 커패시턴스($C$)와 결합하여 고주파 환경에서 임피던스($Z$)라는 더 복잡한 교류 저항 체계로 진화한다. 또한 전력 관리 측면에서는 저항성 발열이 칩의 TDP (Thermal Design Power)를 제한하므로, 운영체제의 DVFS (Dynamic Voltage and Frequency Scaling) 정책과 직접적으로 연결된다.

• 📢 섹션 요약 비유: 직렬 연결은 강물에 계단식 보를 설치해 물의 낙차(전압)를 쪼개는 것이고, 병렬 연결은 강물을 여러 갈래로 나누어 전체 물 빠짐(전류량)을 시원하게 만드는 것이다.

Ⅳ. 실무 적용 및 기술사 판단

실무에서 배선 저항의 증가는 전압 강하 (IR Drop)와 일렉트로마이그레이션 (Electromigration)이라는 두 가지 치명적인 문제를 일으킨다.

전원 공급망 (PDN)의 저항이 크면 CPU가 순간적으로 전류를 끌어당길 때 전압이 목표치 이하로 떨어져 시스템이 셧다운된다. 또한 좁은 구리 배선에 고밀도 전류가 계속 흐르면, 전자가 금속 원자를 밀어내어 배선이 끊어지는 물리적 파괴가 발생한다. 이를 막기 위해 설계자는 최상위 글로벌 메탈 레이어에는 두꺼운 구리나 코발트를 배정하고, 수직 연결 비아(Via)는 다중 어레이로 뚫어 저항 병목을 강제로 넓혀야 한다.

판단 포인트 (체크리스트)

1. PDN 전압 강하: 최대 부하(Max TDP) 시 전원 공급망의 저항에 의한 IR Drop이 허용 마진(보통 5% 이내) 안에 들어오는가?
2. 신호 무결성: 고속 버스 선로 끝단에 종단 저항 (ODT)이 정확히 매칭되어 반사파를 흡수하고 있는가?
3. 타이밍 클로저: 가장 긴 데이터 경로의 RC 지연이 목표 클럭 주기를 초과하지 않도록 리피터(버퍼)가 적절히 삽입되었는가?

• 📢 섹션 요약 비유: 설계 단계에서 저항을 무시하는 것은 고층 빌딩 꼭대기에 물을 보내면서 수압 펌프와 파이프 굵기를 계산하지 않는 것과 같다. 결국 물이 나오지 않거나 파이프가 터진다.

Ⅴ. 기대효과 및 결론

저항을 정밀하게 제어하고 기생 저항을 억제하면, 칩은 더 높은 클럭 주파수 도달과 전력 소모 감소라는 두 마리 토끼를 잡을 수 있다.

하지만 미세 공정이 3nm 이하로 내려가면서 전자가 구리 배선의 경계면과 충돌하는 산란 효과로 인해 비저항이 폭증하는 한계에 다다랐다. 이를 극복하기 위해 트랜지스터 후면에 전력 전용 배선을 따로 두는 **BSPDN (Backside Power Delivery Network)**이나, 아예 저항이 없는 빛으로 데이터를 전송하는 실리콘 포토닉스 같은 혁신적 아키텍처가 도입되고 있다.

결론적으로 저항은 제거할 수 없는 물리적 제약이며, 차세대 컴퓨터 구조는 이 마찰을 어떻게 우회하고 분산시킬 것인가에 대한 설계 싸움이다.

• 📢 섹션 요약 비유: 마찰력을 완전히 없앨 수는 없지만, 바퀴를 발명하고 아스팔트를 깔아 저항을 이겨낸 것처럼, 반도체도 신소재와 입체 구조를 통해 전기적 마찰을 극복하고 있다.

📌 관련 개념 맵

👶 어린이를 위한 3줄 비유 설명

1. 저항은 씽씽 달리는 전기 자동차(전자) 앞을 가로막는 울퉁불퉁한 흙길이에요.
2. 길이 험하면 차가 느려지고 엔진이 뜨거워지는 것처럼, 저항이 크면 컴퓨터가 느려지고 열이 펄펄 나요.
3. 그래서 과학자들은 전기가 다니는 길을 매끄러운 고속도로로 넓히고 포장해서 컴퓨터가 빛처럼 빠르게 계산하도록 만들어요.