핵심 인사이트 (3줄 요약)

1. 본질: SerDes (Serializer/Deserializer)는 칩 내부의 병렬 데이터를 고속 직렬 신호로 변환하여 전송하고, 수신 측에서 다시 병렬로 복원하는 초고속 물리 계층 (PHY) 인터페이스 기술이다.
2. 가치: 데이터 전송 속도가 수십 Gbps에 달하는 현대 컴퓨팅 환경에서, 병렬 방식의 한계인 배선 복잡도와 스큐 (Skew) 문제를 해결하여 PCIe, USB, Ethernet 등의 핵심 통신 인프라를 가능케 한다.
3. 판단 포인트: 신호 감쇄를 보상하는 이퀄라이제이션 (Equalization) 성능과 송수신 클럭을 동기화하는 CDR (Clock Data Recovery)의 정밀도가 시스템 전체의 비트 에러율 (BER)을 결정 짓는다.

Ⅰ. 개요 및 필요성

1. SerDes (Serializer/Deserializer)의 정의

SerDes는 'Serializer'와 'Deserializer'의 합성어로, 데이터를 직렬화하고 다시 병렬화하는 회로 블록이다. 칩 내부에서는 수십 개의 선으로 데이터를 처리하지만 (Parallel), 외부로 보낼 때는 이를 하나의 아주 빠른 선으로 합쳐서 쏘고 (Serial), 받는 쪽에서는 이를 다시 원래의 수십 개 선으로 풀어낸다.

2. 왜 병렬이 아닌 고속 직렬인가?

• 배선 밀도 (Routing Density): 64비트 데이터를 병렬로 보내려면 최소 64개의 전선이 필요하다. 칩의 크기는 작아지는데 선이 많아지면 설계가 불가능해진다.
• 클럭 스큐 (Clock Skew): 병렬 전선들은 길이가 미세하게 다르다. 속도가 빨라지면 1번 선 데이터는 도착했는데 64번 선 데이터는 아직 오고 있는 불일치 문제가 발생하여 데이터를 읽을 수 없게 된다.
• 전자파 간섭 (EMI): 선이 많을수록 서로 전자기적 간섭을 일으켜 신호가 망가진다. 직렬은 선 수를 최소화하여 이 문제를 억제한다.

3. SerDes가 쓰이는 대표적 규격

• 📢 섹션 요약 비유: SerDes는 64차선 도로를 달리는 수십 대의 차를 하나의 초고속 진공 튜브(하이퍼루프)에 차례대로 실어 보낸 뒤, 목적지에서 다시 64차선 도로로 내려놓는 첨단 물류 시스템과 같다.

Ⅱ. 아키텍처 및 핵심 원리

1. SerDes 송수신 구조 (Block Diagram)

SerDes는 단순히 선을 합치는 것을 넘어, 신호를 복원하기 위한 복잡한 아날로그/디지털 혼성 회로로 구성된다.

 [ Transmitter (TX) ]                  [ Receiver (RX) ]
 ┌───────────────────────┐             ┌───────────────────────┐
 │ Parallel Data In      │             │ Parallel Data Out     │
 └──────────┬────────────┘             └──────────▲────────────┘
            ▼                                     │
 ┌───────────────────────┐             ┌──────────┴────────────┐
 │ Serializer (MUX)      │             │ Deserializer (De-MUX) │
 └──────────┬────────────┘             └──────────▲────────────┘
            ▼                                     │
 ┌───────────────────────┐             ┌──────────┴────────────┐
 │ Equalizer (FFE)       │             │ Equalizer (CTLE/DFE)  │
 └──────────┬────────────┘             └──────────▲────────────┘
            ▼             [ Channel ]             │
 ┌───────────────────────┐   (PCB)     ┌──────────┴────────────┐
 │ Driver (Differential) │ ──────────▶ │ CDR (Clock Recovery)  │
 └───────────────────────┘             └───────────────────────┘

2. 핵심 기술 메커니즘

① 클럭 및 데이터 복원 (CDR: Clock Data Recovery)

고속 직렬 전송에서는 클럭 선을 따로 보내지 않는다 (Skew 문제 때문). 대신 데이터 신호 안에 클럭 정보를 숨겨서 보낸다. 수신 측의 CDR 회로는 들어오는 데이터의 에지 (Edge)를 분석하여 송신 측과 똑같은 주기의 클럭을 스스로 만들어낸다.

② 이퀄라이제이션 (Equalization)

신호가 PCB 기판의 구리 선을 타고 흐르면 고주파 성분이 사라져 신호가 뭉개진다 (ISI: Inter-Symbol Interference). 이를 해결하기 위해 세 가지 기술이 동원된다.

• FFE (Feed Forward Equalization): 보낼 때 미리 신호를 왜곡시켜 감쇄를 대비함.
• CTLE (Continuous Time Linear Equalization): 받을 때 특정 주파수를 증폭시켜 뭉개진 신호를 펴줌.
• DFE (Decision Feedback Equalization): 이전에 받은 데이터를 참조해 현재 신호의 에러를 제거함.

③ 차동 신호 (Differential Signaling)

하나의 선이 아닌, 반대 위상을 가진 두 개의 선(P/N)으로 데이터를 보낸다. 외부에서 노이즈가 들어와도 두 선에 똑같이 영향을 주므로, 차이를 계산하면 노이즈가 사라지는 원리다.

• 📢 섹션 요약 비유: CDR은 노래 소리만 듣고도 드럼 박자를 정확히 맞추는 천재 연주자와 같고, 이퀄라이제이션은 멀리서 들려 웅웅거리는 목소리를 보청기로 또렷하게 필터링해서 듣는 과정이다.

Ⅲ. 비교 및 연결

1. NRZ vs PAM4 (변조 방식의 변화)

속도가 빨라지면서 한 번에 1비트만 보내는 방식 (NRZ)의 한계에 도달했다.

2. 전압 마진과 아이 다이어그램 (Eye Diagram)

SerDes의 품질은 '아이 다이어그램'으로 평가한다. 신호를 겹쳐 그렸을 때 가운데 구멍(Eye)이 크게 뚫려 있을수록 데이터 신뢰성이 높음을 의미한다.

3. 상위 프로토콜 계층과의 연결

SerDes는 OSI 7계층 중 1계층 (Physical)에 해당한다. 그 위에서 8b/10b 인코딩이나 128b/130b 인코딩 같은 기술이 더해져 데이터의 DC 밸런스를 맞추고 에러를 검출한다.

• 📢 섹션 요약 비유: NRZ가 깃발을 올리고 내리는 단순한 신호라면, PAM4는 깃발의 높이를 4단계로 조절해 더 복잡한 메시지를 한 번에 전달하는 고난도 신호다.

Ⅳ. 실무 적용 및 기술사 판단

1. SerDes 설계 시 의사결정 포인트: 채널 손실 (Channel Loss)

• 손실이 적은 경우 (Short Reach): 전력 소모를 줄이기 위해 이퀄라이제이션 설정을 낮게 가져간다.
• 손실이 큰 경우 (Long Reach): 고성능 CTLE/DFE를 활성화하고, PCB 재질을 고가의 저손실 (Low-loss) 재질로 변경해야 한다.

2. 안티패턴: '부적절한 임피던스 매칭'

전선과 커넥터가 만나는 지점에서 저항(임피던스)이 맞지 않으면 신호가 튕겨 나가는 '반사 (Reflection)' 현상이 생긴다. 이는 아이 다이어그램을 닫히게 만드는 주범이다. 반드시 100옴 차동 임피던스를 유지해야 한다.

3. 기술사 시험 대비 핵심 키워드

• Clock Data Recovery (CDR): 클럭 없이 데이터만으로 동기화.
• Pre-emphasis / De-emphasis: 송신단 신호 보정.
• Inter-Symbol Interference (ISI): 앞뒤 신호가 섞여 뭉개지는 현상.
• Eye Opening: 신호 품질의 시각적 척도.

4. 실무 판단: 에러 정정 (FEC: Forward Error Correction)

초고속 SerDes(특히 PAM4)는 물리적으로 에러를 0으로 만들기 어렵다. 따라서 실무에서는 약간의 에러를 허용하되, 수학적으로 이를 복구하는 FEC 기능을 결합하여 전체 신뢰성을 보장한다.

• 📢 섹션 요약 비유: SerDes 튜닝은 라디오 주파수를 맞추는 것과 같다. 노이즈를 걸러내고 가장 깨끗한 소리가 들리는 최적의 지점을 찾는 정밀한 작업이다.

Ⅴ. 기대효과 및 결론

1. 기대효과

• 칩 간 통신 병목 해소: CPU와 가속기 간의 거대한 데이터 이동을 지연 없이 처리.
• 기기 소형화: 수백 개의 핀을 수십 개로 줄여 스마트폰과 초소형 기기 설계 가능.
• 클라우드 생태계 확장: 전 세계 데이터 센터를 하나의 거대한 컴퓨터처럼 연결하는 기반 기술 제공.

2. 한계 및 미래 기술 방향

• 전력 장벽 (Power Wall): 속도가 올라갈수록 아날로그 회로의 전력 소모가 기하급수적으로 늘어난다.
• 광 SerDes (Optical I/O): 전선을 통한 전송은 물리적 한계에 도달하고 있다. 이제 칩 바로 옆에서 빛으로 신호를 쏘는 Silicon Photonics 기반 SerDes가 차세대 기술로 주목받고 있다.
• CXL (Compute Express Link): SerDes 기술 위에 메모리 공유 프로토콜을 얹어, 시스템 아키텍처 자체를 혁신하고 있다.

3. 결론

SerDes는 현대 디지털 문명의 '혈관'이다. 데이터가 흐르지 않으면 아무리 똑똑한 AI도 무용지물이다. 단순한 변환기를 넘어 신호 무결성 (Signal Integrity)과 전력 효율의 한계에 도전하는 SerDes 기술은, 앞으로도 컴퓨팅 성능 향상의 가장 밑바닥을 지탱하는 버팀목이 될 것이다.

• 📢 섹션 요약 비유: SerDes는 디지털 세계의 '순간이동 장치'다. 방대한 정보를 실 한 가닥보다 얇은 신호에 실어 빛의 속도로 이동시킨 뒤, 반대편에서 완벽하게 원래 모습으로 재구성해낸다.

📌 관련 개념 맵

👶 어린이를 위한 3줄 비유 설명

1. 컴퓨터 안의 데이터들은 64명의 친구가 손을 잡고 나란히 걷는 것과 같아요.
2. 하지만 좁은 길을 통과하려면 한 명씩 아주 빠르게 뛰어가야 하는데, 이걸 도와주는 게 '서데스'예요.
3. 아주 빠른 속도로 뛰어가서 반대편에서 다시 64명이 손을 잡게 해주는 마법 같은 통로랍니다.