317. ISR (Interrupt Service Routine)

핵심 인사이트 (3줄 요약)

**ISR (Interrupt Service Routine)**은 하드웨어 이벤트 발생 시 CPU (Central Processing Unit)가 즉각적으로 실행하는 커널 영역의 특수 함수로, 비동기적 사건에 대한 시스템의 실시간 응답성을 보장하는 핵심 메커니즘이다.
인터럽트 발생 시 현재 수행 중인 프로세스의 상태를 Stack (스택)에 저장하는 **Context Save (문맥 저장)**와 처리가 끝난 후 복구하는 Context Restore (문맥 복구) 과정을 통해 원자적 실행과 시스템 무결성을 유지한다.
시스템 지연(Latency) 최소화를 위해 Top-half (상반부)와 Bottom-half (하반부) 구조를 채택하여, 긴급한 하드웨어 제어와 무거운 데이터 처리를 분리함으로써 커널의 전체적인 처리 효율을 극대화한다.

Ⅰ. ISR (Interrupt Service Routine)의 개요 및 필요성

**ISR (Interrupt Service Routine)**은 특정 인터럽트 신호가 감지되었을 때 이를 처리하기 위해 미리 정의된 소프트웨어 루틴이다. 현대 컴퓨터 시스템은 수많은 입출력 장치와 비동기적인 사건들(타이머 만료, 키보드 입력, 네트워크 패킷 도착 등)로 가득 차 있다. 만약 CPU (Central Processing Unit)가 이 모든 장치의 상태를 일일이 확인하는 Polling (폴링) 방식을 사용한다면, 정직 중요한 연산 업무에 집중하지 못하고 무의미한 대기 시간에 자원을 낭비하게 된다.

따라서 하드웨어가 필요할 때만 CPU의 주의를 끄는 '인터럽트' 방식이 필수적이며, 이때 호출되는 구체적인 해결 매뉴얼이 바로 ISR이다. ISR은 운영체제의 커널 모드에서 실행되므로 하드웨어 자원에 대한 직접적인 제어 권한을 가지며, 시스템의 실시간성을 결정짓는 가장 낮은 단계의 소프트웨어 계층이라고 할 수 있다. 효율적인 ISR 설계는 임베디드 시스템부터 고성능 서버에 이르기까지 전체 시스템의 처리량(Throughput)과 반응성(Responsiveness)을 좌우하는 결정적인 요소가 된다.

[ Polling vs Interrupt 방식 비교 ]

[ Polling (Wait-and-See) ]          [ Interrupt (Event-Driven) ]
      CPU                             CPU
   ┌───────┐                       ┌───────┐
   │ Check │───┐                   │ Task  │ (Effective Working...)
   └───────┘   │ (Busy-Wait)       │   A   │
   ┌───────┐   │                   └───────┘
   │ Check │◀──┘                       ▲
   └───────┘                           │ (IRQ Signal!)
   ┌───────┐                       ┌───────┐
   │ Event!│                       │ ISR   │ (Fast Response)
   └───────┘                       └───────┘
      (High CPU Overhead)             (High CPU Utilization)

[다이어그램 해설] 왼쪽의 Polling (폴링) 방식은 CPU가 주기적으로 장치의 상태 레지스터를 읽어야 하므로, 이벤트가 없는 동안에도 CPU 사이클을 소모하는 '바쁜 대기' 문제가 발생한다. 반면 오른쪽의 Interrupt (인터럽트) 방식은 CPU가 자신의 작업을 수행하다가 하드웨어가 보내는 IRQ (Interrupt Request) 신호를 받았을 때만 ISR로 전환한다. 이는 CPU의 유효 연산 시간을 극대화하며, 예측 불가능한 외부 이벤트에 대해 나노초(ns) 단위의 빠른 응답성을 제공하는 근간이 된다.

📢 섹션 요약 비유: 평소 업무에 집중하고 있는 팀장님(CPU)에게 외부 손님(하드웨어)이 찾아왔을 때, 팀장님이 계속 문밖을 내다보는 것이 아니라 비서가 벨을 누르면 미리 정해진 'VIP 응대 매뉴얼(ISR)'을 꺼내 신속하게 처리하고 다시 업무로 복귀하는 것과 같다.

Ⅱ. 아키텍처 및 핵심 작동 원리

ISR의 실행은 하드웨어와 소프트웨어의 정교한 협업으로 이루어진다. 인터럽트가 발생하면 PIC (Programmable Interrupt Controller) 또는 APIC (Advanced Programmable Interrupt Controller)가 해당 인터럽트 번호를 CPU에 전달하고, CPU는 IVT (Interrupt Vector Table)를 참조하여 실행해야 할 ISR의 시작 주소를 찾아 점프한다.

1. ISR 실행 구성 요소 및 제어 흐름

구성 요소	역할	비유
IVT (Interrupt Vector Table)	인터럽트 번호와 ISR 주소를 매핑한 테이블	비상 연락망 명단
PC (Program Counter)	다음 실행할 명령어 주소를 저장하는 레지스터	현재 읽고 있는 책의 쪽수
PSW (Program Status Word)	CPU의 상태(플래그, 마스크 등)를 저장	현재 작업의 우선순위 기록지
Stack (스택)	문맥 저장(Context Save)을 위한 메모리 공간	작업 내용을 잠시 적어두는 메모장
IRET (Interrupt Return)	ISR 종료 후 원래 프로그램으로 복귀 수행	"다시 하던 일로 돌아가기" 명령

2. 인터럽트 처리 프로세스 및 문맥 전환 (Context Switching)

[ ISR 실행 및 문맥 전환 흐름도 ]

   User Program           CPU Hardware            Kernel ISR
  ┌────────────┐        ┌──────────────┐        ┌─────────────┐
  │  Current   │        │ 1. Interrupt!│        │             │
  │ Instruction│───────▶│    Detected  │        │             │
  └────────────┘        └──────┬───────┘        └─────────────┘
                               │                       ▲
             ┌─────────────────▼─────────────────┐     │
             │ 2. Finish Current Instruction     │     │
             │ 3. Save PC, PSW to System Stack  │     │
             │ 4. Lookup IVT for ISR Address     │     │
             └─────────────────┬─────────────────┘     │
                               │                       │
                               ▼                       │
                        ┌──────────────┐        ┌──────┴──────┐
                        │ 5. Jump to   │───────▶│ 6. PUSH ALL │(Context Save)
                        │    ISR Entry  │        │ 7. Do Job   │
                        └──────────────┘        │ 8. POP ALL  │(Context Restore)
                                                └──────┬──────┘
                                                       │
                               ▲                       │
             ┌─────────────────┴─────────────────┐     │
             │ 9. Execute IRET Instruction       │◀────┘
             │ 10. Restore PC, PSW from Stack    │
             └─────────────────┬─────────────────┘
                               │
   User Program                ▼
  ┌────────────┐        ┌──────────────┐
  │  Resume    │◀───────│ 11. Continue │
  │ Instruction│        │     Execution│
  └────────────┘        └──────────────┘

[다이어그램 해설] 인터럽트가 감지되면(1단계), CPU는 현재 실행 중인 명령어를 완료하고 하드웨어적으로 PC (Program Counter)와 PSW (Program Status Word)를 스택에 저장한다(3단계). 이후 IVT에서 주소를 찾아 ISR로 진입하면, ISR 소프트웨어는 나머지 범용 레지스터들을 저장(PUSH ALL)하는 Context Save를 수행한다(6단계). 실제 처리가 끝나면 레지스터를 복구하고(8단계), IRET 명령어를 통해 하드웨어 레벨에서 이전에 저장했던 PC와 PSW를 되살려 원래의 사용자 프로그램으로 정밀하게 복귀한다. 이 모든 과정은 원자적으로 이루어져야 시스템의 연속성이 보장된다.

3. IVT (Interrupt Vector Table) 구조 및 메모리 레이아웃

[ Memory Layout of IVT and ISR ]

  Memory Address      Content (Vectors)         Target ISR Code
 ┌──────────────┐    ┌─────────────────┐       ┌─────────────────┐
 │ 0x00000000   │───▶│ ISR 0 Address   │──────▶│ Reset Handler   │
 ├──────────────┤    ├──────────────────┤       ├─────────────────┤
 │ 0x00000004   │───▶│ ISR 1 Address   │──┐    │ NMI Handler     │
 ├──────────────┤    ├──────────────────┤  │    ├─────────────────┤
 │     ...      │    │       ...       │  └─▶ │ Timer ISR       │
 ├──────────────┤    ├──────────────────┤       │ (Execution)     │
 │ 0x00000080   │───▶│ ISR 32 Address  │──────▶│ Keyboard ISR    │
 └──────────────┘    └─────────────────┘       └─────────────────┘
         ▲                    │
         └──── IVT Index ─────┘

[다이어그램 해설] IVT의 각 엔트리는 특정 인터럽트 벡터 번호에 대응하는 ISR의 시작 주소를 담고 있다. 예를 들어 키보드 인터럽트가 발생하여 벡터 번호 32번이 전달되면, CPU는 0x00000080 번지를 참조하여 실제 Keyboard ISR 코드가 있는 주소로 즉시 분기한다. 이러한 테이블 구조는 인터럽트 소스별로 처리 루틴을 유연하게 할당할 수 있게 하며, 커널 업데이트 시 ISR의 물리적 위치가 바뀌어도 IVT 값만 갱신하면 되는 확장성을 제공한다.

📢 섹션 요약 비유: 응급 환자가 들어왔을 때 접수대(IVT)에서 환자 분류를 거쳐 담당 전문의(ISR)를 즉시 매칭하는 것과 같다. 이때 담당 의사는 집에서 쉬던 상태를 그대로 두고 수술실로 달려오는 것이 아니라, 수술 전 소독과 장비 준비(Context Save)를 완벽히 마친 후 작업에 임해야 한다.

Ⅲ. 융합 비교 및 기술적 시너지

ISR은 일반적인 Subroutine (서브루틴) 호출이나 Polling (폴링) 방식과 비교할 때 독특한 실행 환경과 제약 사항을 가진다.

1. ISR vs Subroutine vs Polling 비교

비교 항목	ISR (Interrupt)	Subroutine (Call)	Polling (Check)
호출 시점	비동기적 (사건 발생 시)	동기적 (코드 명시 시)	주기적 (반복문 내)
호출 주체	하드웨어 시그널	소프트웨어 명령어	소프트웨어 로직
응답 속도	매우 빠름 (실시간성)	프로그램 흐름에 의존	폴링 주기에 따라 지연
종료 방식	`IRET` (특수 명령)	`RET` (일반 명령)	리턴 없음
주요 용도	외부 이벤트, 예외 처리	코드 재사용, 모듈화	단순 장비 상태 확인

2. 운영체제 스케줄링과의 시너지

ISR은 운영체제의 Scheduler (스케줄러)가 작동하게 만드는 원동력이다. 타이머 인터럽트가 발생할 때마다 호출되는 Timer ISR은 프로세스의 CPU 점유 시간을 감시한다.

[ ISR 기반 스케줄링 메커니즘 ]

  ┌───────────────┐        ┌───────────────┐        ┌───────────────┐
  │ Task A Running│───────▶│ Timer IRQ     │───────▶│ Context Switch│
  └───────────────┘  (1)   └──────┬────────┘  (3)   └───────┬───────┘
                                  │                         │
                                  ▼ (2)                     ▼ (4)
                           ┌───────────────┐        ┌───────────────┐
                           │ Timer ISR     │        │ Task B Resume │
                           └───────────────┘        └───────────────┘

[다이어그램 해설] 위 도식은 시분할 운영체제의 핵심 원리를 보여준다. (1) 프로세스 A가 실행 중일 때 하드웨어 타이머가 인터럽트를 발생시키면, (2) CPU는 즉시 Timer ISR을 실행한다. 이 ISR 내부에서 현재 프로세스의 Time Slice (타임 슬라이스)가 만료되었음을 감지하고 (3) 스케줄러를 호출하여 문맥 전환을 수행한다. 결과적으로 (4) 프로세스 B가 CPU를 할당받아 실행을 재개하게 된다. 즉, 인터럽트가 없다면 현대적인 멀티태스킹 운영체제는 존재할 수 없다.

📢 섹션 요약 비유: 서브루틴이 미리 약속된 미팅(동기)이라면, ISR은 갑자기 울리는 전화벨(비동기)이다. 폴링은 전화가 왔는지 1분마다 수화기를 들어 확인하는 비효율적인 행동과 같다.

Ⅳ. 실무 적용 시나리오 및 설계 패턴

실무에서 ISR을 설계할 때는 시스템 전체의 인터럽트 대기 시간을 줄이기 위한 최적화 기법이 동원된다.

1. 효율적인 ISR 처리 플로우: Top-half vs Bottom-half

긴급한 하드웨어 처리는 짧게 끝내고, 무거운 연산은 뒤로 미루는 분할 처리 패턴이 실무의 표준이다.

[ ISR 분할 처리 (Deferred Procedure Call) ]

    Hard IRQ Event
          │
  ┌───────▼───────┐
  │   Top-half    │ ◀─── [긴급 처리: Hard ISR]
  │ (Hard ISR)    │      - 하드웨어 응답(ACK)
  │               │      - 인터럽트 마스킹
  └───────┬───────┘      - 최소한의 데이터 복사
          │
          ▼
  ┌───────────────┐
  │ Tasklet Queue │ ◀─── [스케줄링 브릿지]
  └───────┬───────┘
          │
  ┌───────▼───────┐
  │  Bottom-half  │ ◀─── [후속 처리: Soft ISR]
  │ (Soft ISR)    │      - 인터럽트 재활성화
  │               │      - 복잡한 데이터 분석
  └───────────────┘      - 프로세서 깨우기

[다이어그램 해설] Top-half는 인터럽트 금지 상태에서 실행되므로 가능한 한 수 마이크로초(μs) 이내로 끝내야 한다. 여기서 하드웨어 신호를 수신하고 데이터를 버퍼에 담은 뒤, 나머지는 Bottom-half(Tasklet, Workqueue 등)에 등록하고 종료한다. 이후 커널은 CPU가 여유로울 때 미뤄둔 작업을 수행한다. 이 구조는 시스템이 다른 긴급한 인터럽트를 놓치지 않게 하는 '반응성'과 대량의 데이터를 안정적으로 처리하는 '처리량' 사이의 균형을 맞춘다.

2. 설계 체크리스트 및 안티패턴

[체크리스트]
- ISR 내부에서 블로킹(Sleep, Wait) 함수를 호출하지 않았는가?
- 가급적 공유 자원 사용을 피하고 Spinlock 등을 활용했는가?
- 최소한의 레지스터만 변경하여 저장/복구 오버헤드를 줄였는가?
- 모든 실행 경로에서 IRET가 확실히 호출되어 복귀가 보장되는가?
[안티패턴]: Long ISR
- ISR 내부에 printf나 긴 반복문을 넣어 실행 시간을 밀리초(ms) 단위로 길게 가져가는 행위. 이는 전체 시스템의 인터럽트 응답성을 마비시키고 실시간성을 파괴하는 주범이다.

📢 섹션 요약 비유: 식당에 손님이 몰릴 때, 입구에서 직원이 번호표만 3초 만에 나눠주는 것이 Top-half이고, 주방에서 요리를 정성껏 만들어 서빙하는 것이 Bottom-half이다. 입구에서 요리까지 다 하려 들면 식당 입구는 마비된다.

Ⅴ. 기대효과 및 향후 전망

1. 기술 도입 전후 비교 (Before vs After)

항목	도입 전 (폴링 기반)	도입 후 (ISR 기반)
CPU 점유율	상시 100% (무의미한 루프)	이벤트 발생 시에만 점유 (낮음)
전력 소모	높음 (CPU 항시 동작)	낮음 (Idle/Sleep 모드 활용 가능)
응답성	폴링 주기에 따라 불확실	즉각적이고 확정적 (Deterministic)
복잡도	로직은 단순하나 확장성 낮음	하드웨어/커널 지식 필요하나 유연함

2. 미래 기술 트렌드: MSI-X 및 Zero-copy ISR

전통적인 핀 기반 인터럽트에서 메시지 기반의 MSI-X (Message Signaled Interrupts)로 진화하며, 멀티코어 환경에서 특정 코어에 인터럽트 부하를 분산시키는 Interrupt Affinity 기술이 보편화되고 있다. 또한 ISR에서 애플리케이션 메모리로 데이터를 직접 전송하는 Zero-copy 기술을 통해 커널 전환 오버헤드를 극단적으로 줄이는 방향으로 발전하고 있다.

[ ISR 및 인터럽트 기술 발전 로드맵 ]

  1980s              2000s              2020s              Future
 ┌──────┐           ┌──────┐           ┌──────┐           ┌──────────┐
 │ ISA  │           │ APIC │           │ MSI  │           │ In-SRAM  │
 │ Pin  │──────────▶│ Multi│──────────▶│-X    │──────────▶│ ISR      │
 │ IRQ  │           │ Core │           │ PCIe │           │ AI Accel │
 └──────┘           └──────┘           └──────┘           └──────────┘
 (Single CPU)       (Scalable)         (Software)         (Zero Latency)
                                        (Controlled)

[다이어그램 해설] 과거 ISA 버스 시절의 단순한 핀 공유 방식에서 현재는 PCIe 기반의 메시지 전달 방식(MSI-X)으로 진화했다. 이는 수천 개의 인터럽트 소스를 코어별로 분산 처리할 수 있게 한다. 미래에는 인공지능 가속기 등이 장착된 시스템에서 하드웨어와 ISR이 메모리 계층을 공유하며 지연 시간을 거의 '0'으로 수렴시키는 방향으로 진화할 전망이다.

📢 섹션 요약 비유: 과거에는 집집마다 우체부가 직접 가서 벨을 눌렀다면(핀 IRQ), 이제는 디지털 메시지로 수천 가구에 동시에 정보를 전달하고(MSI-X), 미래에는 생각하는 즉시 뇌로 정보가 전송되는(제로 지연) 속도로 발전하고 있는 셈이다.

📌 관련 개념 맵 (Knowledge Graph)

분류	관련 개념 명칭
핵심 구조	Interrupt Vector Table, Program Counter, Program Status Word, Stack
실행 메커니즘	Context Save, Context Restore, IRET, Privilege Level, Atomic Execution
설계 최적화	Top-half, Bottom-half, Softirq, Tasklet, Interrupt Latency, IRQ Affinity
하드웨어 인터페이스	PIC, APIC, MSI-X, Edge Triggered, Level Triggered
대안 기술	Polling, Direct Memory Access (DMA), Deferred Procedure Call (DPC)

👶 어린이를 위한 3줄 비유 설명

ISR은 학교에서 갑자기 불이 났을 때 선생님이 꺼내 보는 "대피 훈련 매뉴얼" 같은 거예요.
불이 나면 하던 공부를 잠시 멈추고 매뉴얼대로 친구들을 안전하게 대피시킨 다음, 다시 교실로 돌아와 하던 공부를 계속해요.
매뉴얼을 너무 천천히 읽으면 위험하니까, 아주 짧고 중요한 내용만 빨리 확인하고 행동하는 게 제일 중요하답니다!