253. DDR SDRAM (Double Data Rate)

핵심 인사이트 (3줄 요약)

본질: DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory)은 같은 클럭 주기 안에서 상승 에지와 하강 에지 모두를 사용해 데이터를 실어 보내며, 메모리 버스의 체감 대역폭을 높인 동기식 주기억장치 기술이다.

가치: 핵심은 메모리 셀 자체를 무작정 빠르게 만드는 것이 아니라, 프리페치 (Prefetch), 뱅크 병렬성, 스트로브 타이밍 제어를 결합해 CPU (Central Processing Unit)와 메모리 사이의 병목을 줄였다는 데 있다.

판단 포인트: DDR 세대를 읽을 때는 MHz 숫자만 볼 것이 아니라 전송률 (MT/s, Mega Transfers per Second), 지연시간 (Latency), 채널 구조, 전압, 신호 무결성까지 함께 봐야 실제 체감 성능을 이해할 수 있다.

Ⅰ. 개요 및 필요성

DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory)은 클럭에 동기화된 SDRAM (Synchronous Dynamic Random Access Memory)을 발전시켜, 한 주기의 양쪽 에지에서 데이터를 전송하도록 만든 메인 메모리 규격이다. 기존 SDR (Single Data Rate) SDRAM은 한 클럭에서 한 번만 데이터를 실어 날랐기 때문에, CPU와 메모리 사이의 속도 격차가 커질수록 버스가 먼저 병목이 되었다. 메모리 셀은 커패시터 충방전 특성상 급격히 빨라지기 어려웠으므로, 산업계는 "같은 박자 안에서 더 많이 보내는 방법"으로 방향을 틀었다.

이 접근이 중요했던 이유는 메모리 월 (Memory Wall) 때문이다. 프로세서의 실행 속도는 꾸준히 올라가는데, 외부 메모리 인터페이스는 배선 길이, 노이즈, 발열, 신호 반사 같은 물리 한계에 묶여 있었다. 클럭만 무작정 올리면 소비전력과 전자기 간섭 (EMI, Electromagnetic Interference)이 크게 늘고, 메인보드와 DIMM (Dual In-line Memory Module) 배선 품질까지 함께 높여야 했다. DDR은 이 문제를 "주파수 상승"이 아니라 "전송 방식 개선"으로 풀어낸 대표 사례다.

아래 그림은 SDR과 DDR이 같은 클럭 틱을 어떻게 다르게 활용하는지 보여준다.

┌──────────────────────────────────────────────────────────────────────┐
│                SDR과 DDR의 데이터 전송 방식 비교                    │
├──────────────────────────────────────────────────────────────────────┤
│ Clock      : ┌─┐   ┌─┐   ┌─┐   ┌─┐                                 │
│              └─┘   └─┘   └─┘   └─┘                                 │
│ Edge       :  ↑ ↓   ↑ ↓   ↑ ↓   ↑ ↓                               │
│                                                                      │
│ SDR Data   :  D0    -    D1    -    D2    -    D3    -             │
│ DDR Data   :  D0   D1    D2   D3    D4   D5    D6   D7             │
│                                                                      │
│ 의미       : SDR은 상승 에지만 사용, DDR은 상승·하강 에지를 모두 사용 │
└──────────────────────────────────────────────────────────────────────┘

핵심은 DDR이 "메모리를 두 배로 빠르게 만든 기술"이 아니라, 같은 클럭 이벤트를 더 촘촘하게 활용해 전송 밀도를 높인 기술이라는 점이다. 그래서 DDR을 이해할 때는 단순 주파수보다 버스 타이밍과 데이터 캡처 방식이 더 중요하다.

📢 섹션 요약 비유: 같은 북소리에 맞춰 배를 젓는 경기에서 SDR은 북이 울릴 때마다 한 번만 젓고, DDR은 북채가 닿을 때와 떨어질 때를 모두 이용해 두 번 젓는 방식과 같다.

Ⅱ. 아키텍처 및 핵심 원리

DDR의 성능 향상은 단순히 입출력 핀만 바꾼 결과가 아니다. 내부적으로는 메모리 셀 배열, 센스 증폭기 (Sense Amplifier), 로우 버퍼, 프리페치 버퍼가 협력하고, 외부적으로는 메모리 컨트롤러와 DQS (Data Strobe)가 정밀한 타이밍을 맞춘다. 즉 "느린 셀 코어"와 "빠른 I/O (Input/Output) 버스" 사이를 중간 버퍼 구조로 연결한 것이 핵심이다.

가장 중요한 장치는 프리페치다. 예를 들어 DDR은 2n 프리페치, DDR2는 4n 프리페치, DDR3와 DDR4는 8n 프리페치, DDR5는 더 높은 내부 병렬화와 버스트 구조 확장 관점에서 이해할 수 있다. 메모리 셀 코어는 상대적으로 낮은 내부 주파수로 동작하더라도, 한 번 접근할 때 여러 비트를 미리 끌어와 출력 버퍼에 적재해 두면 외부 버스에서는 고속 연속 전송이 가능하다. 결국 DDR 세대가 올라갈수록 셀을 극단적으로 가속하기보다, "한 번 읽어서 여러 번 쏘는 구조"가 강화되었다.

요소	역할	핵심 설계 포인트
프리페치 버퍼	한 번 읽은 데이터를 묶음으로 준비	내부 코어 속도와 외부 I/O 속도 분리
DQS (Data Strobe)	데이터 샘플링 기준 신호 제공	고속 구간에서 데이터/클럭 위상 정렬
뱅크 (Bank)	내부 병렬 접근 단위	활성화·프리차지 지연 숨기기
버스트 전송 (Burst Transfer)	연속 주소 데이터를 한 번에 전송	캐시 라인 단위 전송 효율 향상
메모리 컨트롤러	명령, 타이밍, 리프레시 제어	대역폭·지연시간·안정성 균형

아래 그림은 내부 코어와 외부 버스의 속도 차이를 프리페치가 어떻게 메우는지 압축해서 보여준다.

┌──────────────────────────────────────────────────────────────────────┐
│                 DDR의 내부 코어와 외부 버스 연결 구조               │
├──────────────────────────────────────────────────────────────────────┤
│   메모리 셀 코어            프리페치 버퍼              I/O 버스      │
│ ┌──────────────┐         ┌──────────────┐         ┌──────────────┐   │
│ │ Cell Array   │ ─────▶  │ D0 D1 D2 D3  │ ─────▶  │ Edge마다 전송 │   │
│ │ 느리지만 넓음 │         │ 묶음 적재     │         │ D0 D1 D2 D3   │   │
│ └──────────────┘         └──────────────┘         └──────────────┘   │
│        │                         │                         │          │
│        └─ 내부 접근 지연 흡수 ───┴─ 여러 비트 선적 ────────┘          │
└──────────────────────────────────────────────────────────────────────┘

또 하나의 핵심은 소스 동기식 (Source-Synchronous) 전송이다. 고속 DDR에서는 시스템 클럭만 믿고 데이터를 받기 어렵기 때문에, 데이터와 함께 DQS를 보내 수신 측이 샘플링 기준을 직접 맞춘다. 이 덕분에 MHz가 높아질수록 심해지는 스큐 (Skew)와 위상 오차를 줄일 수 있다. DDR4 이후에는 뱅크 그룹, 훈련 (Training), 온다이 종단 (On-Die Termination) 같은 보조 기술까지 결합되어 신호 무결성을 더 정교하게 다룬다.

📢 섹션 요약 비유: 주방장이 음식 속도를 두 배로 높인 것이 아니라, 한 번에 여러 접시를 쟁반에 담아 문 앞에 대기시켜 두고 서버가 북소리에 맞춰 빠르게 내보내는 식당 운영과 같다.

Ⅲ. 비교 및 연결

DDR을 제대로 이해하려면 SDR SDRAM, 이후 세대 DDR, 그리고 파생 계열인 LPDDR (Low Power Double Data Rate), GDDR (Graphics Double Data Rate)과 연결해서 봐야 한다. 같은 "Double Data Rate" 철학을 공유하더라도, 무엇을 최적화하느냐에 따라 구조가 달라진다. PC (Personal Computer)와 서버는 용량 확장성과 안정성, 모바일은 저전력, 그래픽 메모리는 극단적 대역폭을 우선한다.

구분	SDR SDRAM	표준 DDR 계열	LPDDR 계열	GDDR 계열
전송 방식	상승 에지 1회	상승·하강 에지 2회	DDR 기반 저전력 최적화	DDR 기반 초고속 대역폭 최적화
최적화 목표	기본 동기화	범용 주기억장치	배터리 수명, 패키지 집적	GPU 대역폭
대표 특징	단순 구조	프리페치 확대, 세대별 고속화	저전압, 딥 슬립, 패키지 근접 배치	높은 핀 속도, 발열 감수
대표 사용처	구형 PC	데스크톱, 서버	스마트폰, 초경량 기기	그래픽카드, AI 가속기

세대 비교에서도 핵심은 숫자 하나로 요약되지 않는다. DDR3에서 DDR4로 넘어오면 전압이 낮아지고 뱅크 구조가 정교해지며, DDR5에서는 DIMM 내부 전력 관리와 서브채널 개념이 강화된다. 특히 DDR5는 64비트 채널 하나를 크게 쓰기보다 32비트 서브채널 두 개로 나눠 동시성을 높여, 다코어 CPU가 병렬로 메모리에 접근할 때 효율을 끌어올린다. 즉 세대 진화의 본질은 "더 높은 MT/s"만이 아니라 병렬성과 신호 제어 정밀도의 개선이다.

이 개념은 캐시, 메모리 컨트롤러, 버스 아키텍처와도 직접 연결된다. CPU가 캐시 라인 단위로 데이터를 가져오는 이유는 DDR의 버스트 전송과 잘 맞물리기 때문이다. 또한 NUMA (Non-Uniform Memory Access) 시스템이나 멀티채널 메모리 구성에서는 같은 DDR이라도 컨트롤러 배치와 채널 수에 따라 체감 성능이 크게 갈린다.

📢 섹션 요약 비유: 같은 도로 기술을 써도 가족용 승용차는 연비와 안전을, 레이싱카는 최고속도를, 전기차는 배터리 효율을 우선하듯 DDR 계열도 목적에 따라 다른 방향으로 진화한다.

Ⅳ. 실무 적용 및 기술사 판단

실무에서는 DDR 규격을 "몇 세대인가"보다 "어떤 병목을 풀기 위해 쓰는가"로 판단해야 한다. 예를 들어 대용량 데이터베이스 서버나 가상화 호스트는 메모리 용량과 채널 수, ECC (Error Correction Code) 지원, RDIMM (Registered DIMM) 호환성이 중요하다. 반면 내장 GPU (Graphics Processing Unit) 성능이 중요한 모바일 시스템은 확장 슬롯보다 온보드 LPDDR을 택해 배선 길이를 줄이고 대역폭을 확보하는 쪽이 더 합리적일 수 있다.

지연시간도 반드시 함께 봐야 한다. 사용자는 흔히 DDR5가 DDR4보다 무조건 빠르다고 생각하지만, 실제 응답 시간은 CAS Latency (Column Address Strobe Latency)와 전송률을 함께 계산해야 한다. 예를 들어 CL40의 DDR5-5600은 이론 대역폭은 높지만, 특정 워크로드에서는 CL22의 DDR4-3200과 체감 차이가 단순 배수만큼 나지 않을 수 있다. 대역폭 지배형 작업인지, 랜덤 접근 지연이 민감한 작업인지가 선택 기준이 된다.

실무 판단 체크리스트

대역폭 병목인가 지연 병목인가: AI 추론·내장 그래픽·대규모 병렬 처리라면 높은 MT/s와 채널 수가 우선이다.
신호 무결성을 감당할 보드인가: 고속 DDR일수록 PCB (Printed Circuit Board) 라우팅, 종단, 슬롯 구조가 품질을 좌우한다.
확장성과 유지보수가 중요한가: 서버와 워크스테이션은 슬롯형 DIMM이 유리하지만, 초경량 기기는 온보드 LPDDR이 더 적합할 수 있다.
ECC와 전력 특성이 필요한가: 안정성이 최우선이면 서버용 규격을, 배터리가 최우선이면 LPDDR 계열을 고려해야 한다.

안티패턴

MT/s 숫자만 보고 메모리를 선택하는 것
메인보드와 CPU 메모리 컨트롤러 한계를 무시하고 고클럭 메모리를 장착하는 것
채널 구성을 무시해 단일 채널로 운영하면서 메모리 자체만 탓하는 것

결국 DDR 선택은 메모리 칩만의 문제가 아니라 CPU 메모리 컨트롤러, 보드 설계, 전력 정책, 워크로드 특성을 함께 읽는 시스템 설계 문제다.

📢 섹션 요약 비유: 수도관을 고를 때 물탱크 크기, 배관 굵기, 수압, 집 구조를 함께 봐야지 파이프 겉면에 적힌 최대 유량 숫자만 보고 결정하면 실제 물은 시원하게 나오지 않는 것과 같다.

Ⅴ. 기대효과 및 결론

DDR SDRAM의 가장 큰 효과는 범용 컴퓨팅 환경에서 비용 대비 대역폭을 꾸준히 끌어올렸다는 점이다. 덕분에 메모리 산업은 셀 구조를 완전히 갈아엎지 않고도 세대 교체를 이어 갈 수 있었고, CPU와 GPU는 더 많은 데이터를 더 빠르게 공급받을 수 있었다. 특히 멀티코어 시대에는 메모리 채널과 병렬 뱅크 구조의 중요성이 커졌는데, DDR은 이러한 요구를 가장 현실적인 가격대로 받아낸 표준이었다.

다만 한계도 분명하다. 핀 기반 외부 메모리는 배선 길이와 패키지 물리 제약을 벗어나기 어렵고, 세대가 올라갈수록 훈련 과정, 전력 관리, 열 설계가 더 복잡해진다. 그래서 고대역폭이 절대적으로 필요한 분야에서는 HBM (High Bandwidth Memory)처럼 칩을 수직 적층하는 방향이 등장했고, 서버 확장성 측면에서는 CXL (Compute Express Link) 기반 메모리 확장도 함께 부상하고 있다.

따라서 DDR은 "메모리 속도의 끝판왕"이라기보다, 범용 시스템에서 성능·비용·확장성의 균형을 가장 잘 맞춘 주류 해법으로 기억하는 것이 정확하다. 앞으로도 DDR은 메인스트림을 지키겠지만, 초고대역폭과 메모리 풀링 같은 특수 요구는 다른 계열 기술과 역할을 나눠 가질 가능성이 크다.

📢 섹션 요약 비유: DDR은 모든 길을 고속철로 바꾸는 방식이 아니라, 대부분의 도시를 가장 합리적인 비용으로 빠르게 이어 주는 광역 철도망과 같다.

📌 관련 개념 맵

개념	연결 포인트
SDRAM (Synchronous Dynamic Random Access Memory)	DDR이 출발한 동기식 DRAM 기반 기술
프리페치 (Prefetch)	느린 셀 코어와 빠른 버스 사이 속도 차를 메우는 핵심 장치
DQS (Data Strobe)	고속 전송 구간에서 데이터 캡처 기준을 제공하는 신호
CAS Latency	첫 데이터 응답 지연을 읽는 대표 타이밍 지표
멀티채널 메모리	DDR 대역폭을 시스템 차원에서 확장하는 구성 방식
HBM (High Bandwidth Memory)	DDR의 외부 버스 한계를 넘어서는 고대역폭 메모리 계열

📈 관련 키워드 및 발전 흐름도

SDR SDRAM
    │
    ▼
DDR SDRAM
    │
    ├─ 2n/4n/8n/16n 프리페치 확대
    │
    ├─ DQS 기반 고속 타이밍 정밀화
    │
    ├─ DDR3 → DDR4 → DDR5
    │        (저전압 · 고속화 · 서브채널)
    │
    ├─ LPDDR
    │   (저전력 · 모바일 최적화)
    │
    ├─ GDDR
    │   (그래픽 대역폭 최적화)
    │
    ▼
HBM · CXL 메모리 확장

이 흐름은 "동기식 DRAM → 이중 에지 전송 → 내부 병렬화 강화 → 용도별 분화 → 차세대 확장"으로 이어지는 발전 방향을 보여준다.

👶 어린이를 위한 3줄 비유 설명

옛날에는 종이 한 번 울릴 때 택배 상자 하나만 보냈는데, DDR은 같은 종소리의 앞과 뒤를 다 써서 상자 두 개를 보내는 방법이에요.
대신 창고에서는 미리 여러 상자를 문 앞에 꺼내 두어야 빨리 보낼 수 있어서, 안쪽 준비가 아주 중요해요.
그래서 DDR은 "더 빨리 뛰는 메모리"라기보다 "같은 시간에 더 똑똑하게 보내는 메모리"라고 보면 돼요.