201. MIPS — Brain Science

핵심 인사이트 (3줄 요약)

본질: MIPS (Microprocessor without Interlocked Pipeline Stages)는 하드웨어를 단순하게 만들기 위해 명령어 형식, 파이프라인, 제어 방식을 매우 규칙적으로 정리한 대표적인 RISC (Reduced Instruction Set Computer) ISA (Instruction Set Architecture)다.

가치: 고정 길이 32비트 명령어, 로드/스토어 구조, 단순한 디코딩 덕분에 파이프라인 원리와 해저드 (Hazard)를 가장 투명하게 설명할 수 있어 교육용·설계 입문용 기준점이 되었다.

판단 포인트: MIPS의 강점은 단순성과 예측 가능성이지만, 지연 슬롯 (Delay Slot) 같은 철학은 깊은 파이프라인과 현대 고성능 설계로 갈수록 부담이 되어 ARM, RISC-V와 비교할 때 한계도 함께 봐야 한다.

Ⅰ. 개요 및 필요성

MIPS는 "적은 수의 규칙적인 명령어로 빠르고 예측 가능한 실행을 만들자"는 목표에서 나온 명령어 집합 구조다. 1980년대 CISC (Complex Instruction Set Computer) 계열 프로세서는 명령어가 길고 해석이 복잡해, 하드웨어가 빨라져도 제어 회로가 병목이 되기 쉬웠다. MIPS는 이 문제를 정면으로 줄이기 위해 복잡한 명령 하나로 많은 일을 시키는 대신, 단순한 명령 여러 개를 빠르게 흘려보내는 방식을 택했다.

핵심은 하드웨어에게 "똑똑함"보다 "규칙성"을 요구한 점이다. 명령어 길이를 32비트로 고정하고, 메모리 접근은 로드/스토어 명령으로 제한하며, 대부분의 연산은 레지스터끼리만 수행하게 만들었다. 이렇게 하면 인출(Fetch), 해독(Decode), 실행(Execute), 메모리 접근(Memory), 기록(Write Back) 단계가 일정해져 파이프라인 설계가 쉬워진다.

이 개념이 중요한 이유는 MIPS가 단순히 옛날 프로세서가 아니라, "좋은 ISA는 무엇을 단순화해야 하는가"를 보여주는 기준 사례이기 때문이다. 교과서에서 데이터패스, 제어 유닛, 포워딩, 분기 해저드를 설명할 때 MIPS가 자주 등장하는 이유도 이 투명성에 있다.

┌──────────────────────────────────────────────────────────────────────┐
│             MIPS가 해결하려던 문제: 복잡성보다 규칙성              │
├──────────────────────────────────────────────────────────────────────┤
│ CISC 시대 고민                                                      │
│ ┌──────────────┐    ┌────────────────┐    ┌──────────────────────┐ │
│ │가변 길이 명령│──▶ │복잡한 디코더   │──▶ │파이프라인 설계 어려움│ │
│ └──────────────┘    └────────────────┘    └──────────────────────┘ │
│                                                                      │
│ MIPS의 선택                                                          │
│ ┌──────────────┐    ┌────────────────┐    ┌──────────────────────┐ │
│ │고정 길이 명령│──▶ │단순한 디코더   │──▶ │예측 가능한 파이프라인│ │
│ └──────────────┘    └────────────────┘    └──────────────────────┘ │
└──────────────────────────────────────────────────────────────────────┘

이 그림의 핵심은 MIPS가 성능을 마법처럼 끌어올린 것이 아니라, 성능을 방해하던 구조적 복잡성을 먼저 줄였다는 점이다. 즉 MIPS는 "명령어를 덜 화려하게 만들고, 하드웨어를 더 빠르게 만든" 철학으로 이해해야 한다.

📢 섹션 요약 비유: MIPS는 기능이 너무 많은 만능 리모컨 대신 버튼 수는 적지만 누구나 바로 누를 수 있는 리모컨과 같다. 한 번에 대단한 일을 하지는 않지만, 버튼 위치가 늘 같아서 빨리 익히고 실수 없이 쓸 수 있다.

Ⅱ. 아키텍처 및 핵심 원리

MIPS의 핵심 원리는 세 가지로 압축된다. 첫째, 명령어 길이가 32비트로 고정된다. 둘째, 연산은 레지스터 중심으로 수행되고 메모리 접근은 별도 명령으로 분리된다. 셋째, 파이프라인이 잘 흐르도록 명령어 형식과 제어 신호를 단순하게 맞춘다.

1) 명령어 형식과 데이터 경로

MIPS는 R형, I형, J형처럼 소수의 형식으로 거의 모든 명령을 설명한다. 디코더 입장에서는 "어느 비트가 레지스터 번호이고 어느 비트가 연산 종류인지"가 매우 규칙적이어서 제어 회로를 단순화할 수 있다.

형식	용도	핵심 필드	설계 의미
R형 (Register)	레지스터 간 산술/논리 연산	`rs`, `rt`, `rd`, `funct`	순수 연산을 메모리 접근과 분리
I형 (Immediate)	상수 연산, 로드/스토어, 분기	`rs`, `rt`, `immediate`	주소 계산과 즉시값 처리를 통합
J형 (Jump)	큰 범위의 점프	`target`	제어 흐름 변경을 단순 포맷으로 분리

2) 5단계 파이프라인

교육용 MIPS는 보통 5단계 파이프라인으로 설명한다: IF (Instruction Fetch), ID (Instruction Decode), EX (Execute), MEM (Memory Access), WB (Write Back). 이 구조가 유명한 이유는 각 단계의 역할이 명확하고, 해저드가 어디서 생기는지 눈으로 추적하기 쉽기 때문이다.

┌──────────────────────────────────────────────────────────────────────┐
│                 MIPS 5단계 파이프라인의 흐름과 병목                 │
├──────────────────────────────────────────────────────────────────────┤
│ Cycle 1   Cycle 2   Cycle 3   Cycle 4   Cycle 5                     │
│ IF   ───▶ ID   ───▶ EX   ───▶ MEM  ───▶ WB                          │
│  │        │        │        │        │                              │
│  │        │        │        │        └─▶ 레지스터 기록             │
│  │        │        │        └──────────▶ 데이터 메모리 접근        │
│  │        │        └───────────────────▶ ALU (Arithmetic Logic Unit)│
│  │        └────────────────────────────▶ 명령 해독·레지스터 읽기   │
│  └─────────────────────────────────────▶ 명령 인출                 │
│                                                                      │
│ 주요 해저드 지점                                                     │
│ - ID: 의존성 확인                                                    │
│ - EX: 분기 판단                                                      │
│ - MEM→WB: 로드 결과가 늦게 도착                                      │
└──────────────────────────────────────────────────────────────────────┘

이 그림은 단순한 단계 나열이 아니라, 왜 로드 지연과 분기 지연이 생기는지를 보여준다. 예를 들어 lw 명령으로 읽은 값은 MEM 단계가 지나야 확정되므로, 바로 다음 명령이 그 값을 쓰면 정지가 필요하거나 우회 전달이 필요하다.

3) 인터락 제거와 지연 슬롯

MIPS라는 이름 자체가 인터락을 두지 않겠다는 철학을 담고 있다. 초기 MIPS는 하드웨어가 모든 의존성을 친절하게 막아 주기보다, 컴파일러가 명령 순서를 잘 배치해 파이프라인 공백을 메우게 했다. 이 철학이 가장 잘 드러나는 예가 분기 지연 슬롯이다.

┌──────────────────────────────────────────────────────────────────────┐
│                 분기 지연 슬롯이 생기는 이유                        │
├──────────────────────────────────────────────────────────────────────┤
│ 1. BEQ (Branch if Equal) 실행                                        │
│ 2. 분기 여부는 EX 단계쯤에서 확정                                     │
│ 3. 그 사이 다음 한 명령은 이미 파이프라인에 들어옴                   │
│                                                                      │
│ [분기 명령] ─────▶ [지연 슬롯 1개 실행] ─────▶ [목표 주소 or 순차 실행]│
└──────────────────────────────────────────────────────────────────────┘

이 방식은 짧은 파이프라인에서는 합리적이었다. 하드웨어를 단순하게 유지하면서도 컴파일러가 유용한 명령을 채워 넣으면 성능 손실을 줄일 수 있었기 때문이다. 그러나 컴파일러가 넣을 적절한 명령이 없으면 NOP (No Operation)를 써야 해서 코드 밀도와 성능이 떨어질 수 있다.

📢 섹션 요약 비유: MIPS 파이프라인은 재료가 정해진 조립 라인과 같다. 상자가 같은 크기로만 들어오니 기계는 빠르게 움직일 수 있다. 대신 작업 중간에 갑자기 순서가 바뀌면, 현장 반장이 미리 빈칸을 어떻게 메울지 계획해 두어야 라인이 멈추지 않는다.

Ⅲ. 비교 및 연결

MIPS를 제대로 이해하려면 같은 RISC 계열인 ARM, 그리고 더 현대적인 RISC-V와 비교해야 경계가 드러난다. 셋 다 단순성과 효율을 추구하지만, 어디까지 하드웨어가 책임질지에 대한 철학은 다르다.

항목	MIPS	ARM	RISC-V
기본 철학	규칙성과 단순 디코딩	저전력·상업적 유연성	단순성 + 개방형 확장성
지연 슬롯	전통적으로 존재	현대 ARM은 사용 안 함	기본 ISA에서 배제
생태계	교육·임베디드 중심 전통	모바일·서버 대규모 상용	학계·산업계 확장 중
핵심 장점	파이프라인 설명이 매우 투명	실용적 최적화가 강함	라이선스 유연성과 확장성

MIPS와 ARM의 차이는 "단순함을 어디에 둘 것인가"에 있다. MIPS는 하드웨어 단순화에 더 강하게 기울었고, ARM은 실제 제품 개발에서 필요한 전력 효율과 도구 지원을 함께 다듬었다. RISC-V는 MIPS처럼 단순한 핵심 구조를 유지하면서도, 현대 생태계가 원하는 모듈식 확장과 개방성을 제도권으로 끌어들였다.

운영체제 관점에서는 MIPS가 예외 처리, 주소 변환, 캐시 정책을 어떻게 연결하는지가 중요하고, 컴파일러 관점에서는 레지스터 할당과 명령 스케줄링 난이도가 중요하다. 즉 MIPS는 컴퓨터 구조 안에서만 끝나는 주제가 아니라, 운영체제·컴파일러·반도체 설계가 만나는 접점이다.

┌──────────────────────────────────────────────────────────────────────┐
│              RISC 계열의 관점 차이: 누가 복잡함을 맡는가            │
├──────────────────────────────────────────────────────────────────────┤
│ MIPS    : 하드웨어 단순화  ─────────────▶ 컴파일러 책임 증가        │
│ ARM     : 하드웨어·소프트웨어 절충 ───▶ 실용 최적화                │
│ RISC-V  : 단순 코어 + 선택 확장 ───────▶ 생태계 유연성             │
└──────────────────────────────────────────────────────────────────────┘

이 비교의 핵심은 MIPS가 뒤처진 아키텍처라서 중요하지 않은 것이 아니라, 단순화의 이득과 비용을 가장 선명하게 보여주는 기준축이라는 점이다. 현대 ISA를 평가할 때도 "무엇을 단순하게 만들었고, 그 대가를 누가 치르는가"라는 질문은 여전히 유효하다.

📢 섹션 요약 비유: MIPS, ARM, RISC-V는 모두 같은 도시의 교통 체계와 같다. MIPS는 도로 규칙을 아주 단순하게 만들고 운전자에게 주의를 많이 요구하는 방식이고, ARM은 신호등과 안내 표지판을 더 잘 깔아 실사용에 맞춘 방식이며, RISC-V는 기본 도로를 깔아 두고 필요하면 차선을 자유롭게 더하는 방식이다.

Ⅳ. 실무 적용 및 기술사 판단

실무에서 MIPS는 최신 주류 서버 CPU (Central Processing Unit)라기보다, 교육용 설계·레거시 임베디드 분석·펌웨어 역공학에서 의미가 크다. 예를 들어 오래된 라우터, 셋톱박스, 네트워크 장비 펌웨어에는 MIPS 기반 시스템이 여전히 많다. 이때 분기 지연 슬롯을 모르고 디스어셈블 결과를 읽으면, 실제 실행 순서를 잘못 해석해 취약점 분석이나 패치 판단을 틀릴 수 있다.

또한 MIPS는 FPGA (Field-Programmable Gate Array) 기반 CPU 실습에 매우 잘 맞는다. 데이터패스와 제어 신호가 단순해 단일 사이클, 멀티사이클, 5단계 파이프라인을 단계적으로 구현하기 좋기 때문이다. 즉 "실제 제품 채택"보다 "구조를 이해하고 검증하는 훈련"이라는 실무 가치가 강하다.

판단 체크리스트

교육용/검증용인가? 구조 설명과 구현 실습이 목적이면 MIPS는 매우 좋은 선택이다.
현대 상용 SoC (System on Chip) 생태계가 필요한가? 도구·운영체제·벤더 지원이 중요하면 ARM이나 RISC-V가 더 현실적일 수 있다.
레거시 펌웨어 분석인가? 지연 슬롯, 엔디안 (Endian), 호출 규약을 함께 확인해야 한다.
고성능 확장성이 핵심인가? 깊은 파이프라인, 동적 분기 예측, 대규모 확장에서는 MIPS의 전통적 단순화가 제약이 될 수 있다.

안티패턴

MIPS를 "무조건 오래된 아키텍처"로만 보고 학습 가치까지 무시하는 판단
지연 슬롯을 무시한 채 어셈블리 실행 순서를 선형적으로 읽는 분석
교육용 ISA와 상용 제품 ISA의 선택 기준을 섞어 버리는 설계 판단
📢 섹션 요약 비유: MIPS는 최첨단 스포츠카보다 정비 교본에 가까운 엔진이다. 당장 거리에서 가장 많이 보이는 차는 아닐 수 있어도, 엔진이 왜 돌아가는지 배우려면 내부가 잘 보이는 이 모델이 훨씬 유익하다.

Ⅴ. 기대효과 및 결론

MIPS를 이해하면 파이프라인, 데이터 해저드, 제어 해저드, 명령어 형식, 컴파일러 스케줄링 같은 핵심 주제를 한 축으로 묶어 볼 수 있다. 즉 하나의 ISA를 배우는 것이 아니라, CPU 설계에서 "단순성·성능·호환성"이 어떻게 서로 교환되는지 읽는 눈을 얻게 된다.

기대효과는 분명하다. 교육과 검증 측면에서는 구조가 명쾌하고, 임베디드/레거시 분석에서는 실제 현장 흔적이 많다. 반면 한계도 분명하다. 현대 고성능 프로세서는 분기 예측, 비순차 실행, 깊은 캐시 계층 등으로 훨씬 복잡해졌고, 전통적 MIPS의 지연 슬롯 철학은 이런 세계와 잘 맞지 않는다.

따라서 MIPS는 "지금 가장 널리 쓰이는 ISA"로 기억하기보다, "ISA와 마이크로아키텍처가 어떻게 맞물리는지 가장 투명하게 보여주는 기준 모델"로 기억하는 것이 정확하다. 그리고 이 기준점을 이해해야 ARM, x86, RISC-V가 왜 서로 다른 방향으로 진화했는지도 더 선명하게 보인다.

📢 섹션 요약 비유: MIPS는 오늘의 최고 유행 제품이라기보다 설계 원리를 가르쳐 주는 투명 모형 키트와 같다. 장난감처럼 단순해 보이지만, 그 안을 이해하면 복잡한 진짜 기계도 훨씬 빨리 읽을 수 있다.

📌 관련 개념 맵

개념	연결 포인트
RISC (Reduced Instruction Set Computer)	MIPS는 단순 명령 중심 RISC 철학의 대표 사례다.
로드/스토어 아키텍처 (Load/Store Architecture)	메모리 접근과 연산을 분리해 파이프라인을 단순화한다.
파이프라이닝 (Pipelining)	MIPS 5단계 파이프라인은 해저드와 성능 분석의 기본 틀이다.
해저드 (Hazard)	데이터·제어 의존성 때문에 정지, 포워딩, 스케줄링 문제가 발생한다.
컴파일러 스케줄링 (Compiler Scheduling)	지연 슬롯을 메우고 파이프라인 공백을 줄이는 핵심 소프트웨어 기법이다.
ARM 아키텍처	MIPS와 같은 RISC 계열이지만 더 상업적이고 실용적인 타협을 선택했다.
RISC-V	MIPS의 단순성 계보를 잇되, 개방형 확장 구조를 강화한 현대 ISA다.

📈 관련 키워드 및 발전 흐름도

단순 명령 중심 설계
    │
    ▼
RISC (Reduced Instruction Set Computer)
    │
    ▼
MIPS의 고정 길이 명령 · 로드/스토어 구조
    │
    ▼
5단계 파이프라인 · 해저드 분석 · 지연 슬롯
    │
    ▼
컴파일러 스케줄링 · 포워딩 · 분기 처리 최적화
    │
    ▼
ARM의 실용화 · RISC-V의 개방형 확장

이 흐름은 MIPS를 하나의 옛 제품으로 보는 대신, RISC 철학이 교육용 모델에서 현대 ISA 설계 판단으로 이어지는 연결선으로 보여준다.

👶 어린이를 위한 3줄 비유 설명

MIPS는 컴퓨터에게 "어려운 기술 한 번에 하지 말고, 쉬운 동작을 차례로 빨리 해"라고 가르치는 약속이에요.
그래서 컴퓨터 안의 부품들이 정해진 순서대로 착착 움직여서, 어디서 막히는지도 잘 보여요.
조금 불편한 규칙도 있지만, 덕분에 컴퓨터가 어떻게 일하는지 배우기 가장 좋은 연습용 모델이 된답니다.