66. 상태표 (State Table)

핵심 인사이트 (3줄 요약)

본질: 상태표(State Table)는 추상적인 상태도(State Diagram)의 시각적 정보를 현재 상태, 외부 입력, 다음 상태, 그리고 출력의 상관관계를 중심으로 정형화하여 나열한 수치적 진리표이다.

가치: 그림으로 된 기획 설계를 컴퓨터나 설계 소프트웨어(EDA)가 연산 가능한 수학적 행렬 데이터로 변환함으로써, 플립플롭의 입력 논리식을 도출하기 위한 필수적인 중간 가교 역할을 수행한다.

판단 포인트: 이 상태표를 기반으로 동작이 겹치는 잉여 상태를 잘라내는 **상태 축소(State Reduction)**와 각 상태에 최적의 이진수를 부여하는 상태 할당(State Assignment) 융합 최적화를 거쳐 칩 면적(Cost)을 극한으로 깎아낸다.

Ⅰ. 개요 및 필요성

상태표는 순차 논리회로의 모든 행동 가능성을 시간의 흐름(현재 t -> 미래 t+1)에 따라 엑셀 표처럼 빈틈없이 나열한 2차원 명세서다.

상태도(그림)는 인간이 직관적으로 시스템 흐름을 파악하기엔 좋지만, 이를 실제 실리콘 칩으로 굽기 위해 트랜지스터를 어디에 어떻게 배선할지 직접적인 수식을 던져주지 못한다. 아키텍트들은 기계가 소화할 수 있도록 그림을 진리표(Truth Table) 형식의 수학적 뼈대로 억지로 옮겨 적어야 했다. 상태표가 완성되어야만 비로소 모든 입력과 상태의 조합을 누락 없이 검증할 수 있고, 논리식(카르노 맵) 추출 단계로 넘어갈 수 있다.

📢 섹션 요약 비유: 상태표는 **'기차 시간표 엑셀 시트'**다. 지도를 보며 "서울에서 대전 간다"고 그림(상태도)을 그리는 게 아니라, 표를 꽉 채워 "현재 역이 서울이고 입력이 KTX면, 다음 역은 대전이고 1시에 출발한다"라는 1비트의 빈틈도 없는 팩트 데이터만 기록하는 냉혹한 과정이다.

Ⅱ. 아키텍처 및 핵심 원리

그림에서 표로, 그리고 다시 트랜지스터 논리식으로 이어지는 설계 번역의 뼈대를 시각화한다.

┌──────────────────────────────────────────────────────────────┐
│         설계의 번역기: 상태표(State Table)의 구조와 문법           │
├──────────────────────────────────────────────────────────────┤
│                                                              │
│   [ 현재 상태 ] | [ 입력 X ] || [ 다음 상태 ] | [ 출력 Y ]         │
│   (Present S)  | (Input)    || (Next S)     | (Output)       │
│   -------------+------------++--------------+------------    │
│        S0      |     0      ||      S0      |     0          │
│        S0      |     1      ||      S1      |     0          │
│        S1      |     0      ||      S0      |     1          │
│        S1      |     1      ||      S1      |     0          │
│                                                              │
│ * 핵심 철학: "상태도의 화살표 1개는 상태표의 1줄(Row)이 된다!"      │
│   그림에 숨어있는 모든 경우의 수를 기계적인 매트릭스로 100% 분해함. │
└──────────────────────────────────────────────────────────────┘

상태표는 '빈틈없는 논리의 매트릭스'다. 상태도에서는 깜빡하고 그리지 않은 화살표(버그)가 있을 수 있지만, 상태표는 N개의 상태와 M개의 입력이 있다면 무조건 $N \times 2^M$ 개의 칸을 강제로 만들어두기에 설계 누락을 물리적으로 방어한다. 아키텍트는 이 표의 한 줄 한 줄을 보면서 "현재 비트가 0인데 다음 비트가 1이 되어야 하니 JK 플립플롭의 J 핀에 1을 넣어야겠군"이라는 결론을 내린다. 이 **'데이터의 구조화'**가 수조 개의 트랜지스터를 오차 없이 배치하는 반도체 자동 합성(Synthesis)의 출발점이다.

📢 섹션 요약 비유: 상태표는 **'공장 로봇의 요리 레시피'**다. "당근이 있고(현재 상태) 칼을 들었으면(입력), 채를 썰어라(다음 상태/행동)"라는 규칙들을 예외 없이 표로 쫙 정리해둔 것이다. 이 리스트만 있으면 로봇(EDA 툴)이 헷갈리지 않고 정확히 회로를 굽는다.

Ⅲ. 비교 및 연결

조합 논리회로의 '진리표'와 순차 논리회로의 '상태표'는 철학이 다르다.

비교 항목	진리표 (Truth Table)	상태표 (State Table)	아키텍처 판단 포인트
대상 회로	조합 논리회로 (기억 없음)	순차 논리회로 (플립플롭 포함)	메모리 소자의 유무
시간의 흐름	존재하지 않음 (0초 만에 결론)	현재(t)에서 미래(t+1)로 전이	피드백 루프의 통제
입력의 주체	오직 외부 입력($X$) 뿐	외부 입력($X$) + 과거의 내 상태($Q$)	결과에 영향을 미치는 종속성
출력 결정 요소	입력이 바뀌면 즉시 출력 변함	입력과 기억이 융합되어 최종 결정	시스템의 지능화 수준

가장 치열한 아키텍처적 고민은 상태표의 '문자(S0, S1)'를 '숫자(00, 01)'로 바꾸는 상태 할당(State Assignment) 순간에 터진다.

전력 소모가 중요한 모바일 칩에서는 상태가 변할 때 비트가 1개만 바뀌는 **그레이 코드(Gray Code)**를 넣어 노이즈와 발열을 억제한다. 반면, 속도가 생명인 5GHz 데스크톱 CPU 제어 유닛에서는 디코더의 해독 지연(Delay)을 0초로 없애기 위해, 상태 개수만큼 전선을 쫙 깔아버리고 한 가닥만 1을 켜는 원-핫(One-hot: 1000, 0100...) 인코딩을 융합한다. 즉, 상태표는 단순한 기록을 넘어 물리적인 칩의 면적(Cost)과 성능(Speed)을 쥐락펴락하는 설계 보드다.

📢 섹션 요약 비유: 상태 할당은 **'택배 상자에 바코드 붙이기'**와 같다. 자주 가는 지역(자주 가는 상태)은 스캐너가 찍기 편한 모양(비트 변화가 적은 코드)으로 바코드를 영리하게 붙여놔야, 컨베이어 벨트(칩 연산) 속도가 병목 없이 미친 듯이 빨라지는 경제적 원리다.

Ⅳ. 실무 적용 및 기술사 판단

이 표를 바탕으로 칩을 다이어트시키고 극한 상황에서의 생존력을 부여한다.

체크리스트 및 판단 기준

상태 축소 (State Reduction) 다이어트: 상태표를 엑셀로 쫙 뽑아봤을 때, 3번 방(S3)과 5번 방(S5)이 "어떤 입력이 들어와도 다음 가는 방이 똑같고 출력도 똑같다"면 완벽한 쌍둥이다. 칩 면적 낭비를 막기 위해 이 두 잉여 상태를 수학적(Implication Table 등)으로 찾아내어 **하나의 상태로 강제 병합(Merge)**하여 플립플롭 개수를 깎아냈는가?
미정의 상태 (Unused State) 데드락 방어: 플립플롭 3개를 쓰면 $2^3=8$개의 방이 생기는데 상태도에 원을 5개만 그렸다면, 3개의 유령 방(상태 5, 6, 7)이 생긴다. 우주 방사선이나 EMP 노이즈를 맞아 기계가 이 유령 방으로 튕겨 나갔을 때, 영원히 멈추는 데드락을 막기 위해 무조건 메인 로비(S0)로 멱살 잡아끌고 오는 '디폴트 리셋(Default Recovery)' 경로를 상태표에 박아 넣었는가?

안티패턴

여기표(Excitation Table) 융합 누락: 상태표만 덜렁 그려놓고 "자, 이제 D 플립플롭 도면 그려!"라고 던져주는 무책임한 짓. 상태표는 "현재 0인데 미래에 1이 되어라"는 목표만 줄 뿐, 어떻게 해야 1이 되는지 방법을 알려주지 않는다. 반드시 플립플롭의 족보인 '여기표'를 상태표 옆에 딱 붙여서, "미래에 1이 되려면 D 핀에 1을 넣어라(또는 J=1, K=X)"라는 '하드웨어 입력 신호 도출' 과정을 거쳐야만 비로소 카르노 맵을 그릴 수 있다.
📢 섹션 요약 비유: 상태표만 있고 여기표가 없는 것은 **'목표만 있고 표가 없는 여행 계획'**이다. 상태표가 "서울에서 부산으로 가라"고 지시했다면, 여기표는 "그러려면 KTX 표를 사고 3번 플랫폼으로 가라(플립플롭 입력 조건)"는 실질적 수단이다. 이 두 개가 합쳐져야 실제 기차(하드웨어 칩)가 출발한다.

Ⅴ. 기대효과 및 결론

상태표는 인간의 추상적이고 모호한 제어 시나리오(상태도)를, 논리 합성 툴(EDA)과 컴퓨터가 씹어 먹고 소화할 수 있는 완벽한 '수학적 이진 매트릭스'로 번역해 주는 가장 위대한 중간 가교다.

이 표 위에서 아키텍트들은 중복된 방을 부수고(상태 축소), 이진수 번호표를 얄밉게 붙여(상태 할당) 트랜지스터 낭비를 40% 이상 물리적으로 삭감해 낸다. CPU의 심장인 제어 유닛(Control Unit)의 거대한 지능도 결국 이 촘촘하게 짜여진 수만 줄의 상태표 엑셀 시트가 쇳덩어리로 굳어진 결과물일 뿐이다.

📢 섹션 요약 비유: 엉킨 실타래(상태도)를 보기 좋게 빗질해서 **'베틀 기계의 펀치 카드'**로 만들어 둔 셈이다. 이 구멍 뚫린 카드(상태표)를 베틀(파운드리 공장)에 밀어 넣으면, 기계는 아무 고민 없이 1비트의 오차도 없이 세상에서 가장 복잡하고 아름다운 비단(SoC 반도체 칩)을 완벽하게 짜내게 된다.

📌 관련 개념 맵

개념	연결 포인트
상태도 (State Diagram)	상태표를 만들기 전, 기계의 행동을 동그라미와 화살표로 그려 사람이 한눈에 알아보기 쉽게 만든 기초 기획 도면
여기표 (Excitation Table)	상태표가 지시한 '미래의 목표 상태'를 달성하기 위해, 플립플롭(SR, JK, D)의 핀에 구체적으로 어떤 전압 0/1을 쑤셔 넣어야 하는지 알려주는 해법 족보
상태 축소 (State Reduction)	상태표를 뚫어지게 쳐다보다가 완벽히 똑같은 짓을 하는 쌍둥이 줄(Row)을 찾아내어 하나로 합쳐버려 플립플롭 덩치를 아끼는 다이어트 비기

👶 어린이를 위한 3줄 비유 설명

상태표는 로봇에게 행동 규칙을 알려주는 **'엄청 꼼꼼한 행동 엑셀 표'**예요!
"지금 네가 1번 방에 있는데(현재), 100원 동전이 들어오면(입력), 2번 방으로 옮겨가고(미래), 사탕을 뱉어라(출력)"는 규칙들을 예외 없이 꽉꽉 채워 적어둔 표죠.
그림으로 그리면 빼먹기 쉬운데, 이렇게 엑셀 표로 만들면 빈칸이 뻥 뚫려 보여서 실수 없이 완벽한 똑똑이 로봇을 만들 수 있답니다!