34. 전가산기 (Full Adder)

핵심 인사이트 (3줄 요약)

본질: 전가산기(Full Adder)는 자기 몫의 1비트 두 숫자(A, B)에 더해, 아랫자리에서 넘어온 이전 올림수(Carry-in, $C_{in}$)까지 총 3개의 비트를 동시에 더해낼 수 있는 진정한 의미의 완전한 덧셈기이다.

가치: 반가산기(Half Adder) 2개와 OR 게이트 1개를 영리하게 융합 조립하여, 반가산기가 가진 '3번째 입력 핀 부재'라는 치명적 결함을 완벽히 극복하고 기계가 다중 비트 연속 덧셈을 수행할 수 있게 만든 ALU의 절대 뼈대다.

판단 포인트: 이 블록을 64개 일렬로 사슬처럼 엮으면(RCA) 64비트 CPU의 덧셈기가 완성되지만, 릴레이 지연(Delay) 병목이 발생하여 현대 아키텍처에서는 이를 캐리 예측 가산기(CLA)로 융합 진화시켜 클럭 속도의 벽을 부수고 있다.

Ⅰ. 개요 및 필요성

전가산기는 입력으로 $A$, $B$, 그리고 밑에서 올라온 $C_{in}$ 3개를 받아 덧셈을 수행한 뒤, 현재 자리의 합($Sum, S$)과 윗자리로 넘겨줄 새로운 올림수($C_{out}$) 2개를 뱉어내는 3-Input 2-Output 로직 덩어리다.

반가산기 하나로는 1+1=10 이라는 기적을 이뤘지만, 십의 자리 이상으로 넘어가면 아랫자리에서 올라온 올림수를 더할 구멍이 없어 쓸모없는 고철이 되었다. 공학자들은 구멍을 3개로 늘리기 위해 반가산기 2개를 직렬로 이어 붙이고 OR 게이트로 찌꺼기 올림수를 받아내는 무식하지만 확실한 아키텍처를 고안해 냈고, 이것이 수십 비트 정수를 촤라락 더해버리는 전가산기의 위대한 탄생이다.

📢 섹션 요약 비유: 전가산기는 '양손과 입을 모두 써서 짐을 나르는 에이스 릴레이 일꾼'이다. 양손에 짐(A, B)을 들고 있는데 뒷사람이 "이것도 마저 넘겨!"라며 짐 하나($C_{in}$)를 던져줘도, 입으로 덥석 물어 3개의 짐을 한 번에 앞사람($C_{out}$)에게 척척 넘겨준다.

Ⅱ. 아키텍처 및 핵심 원리

전가산기 뱃속에는 반가산기 2개와 OR 게이트 1개가 복잡하게 얽혀서 돌아가고 있다.

┌──────────────────────────────────────────────────────────────┐
│         전가산기(Full Adder) 내부 회로망: 반가산기 2개의 퓨전 조립     │
├──────────────────────────────────────────────────────────────┤
│                                                              │
│     [제 1 반가산기 (1차 덧셈)]          [제 2 반가산기 (2차 덧셈)]      │
│                                                              │
│  A ──┬─▶[XOR]──(임시 Sum)─────┬─▶[XOR]─────────────▶ 최종 S │
│      │                     │                                │
│  B ─┼─▶[AND]──(임시 C1)─┐    │                                │
│      │                 │    │                                │
│     └──────────────────┼────┼─── [ Cin (밑에서 올라온 짐) ]   │
│                        │    │                                │
│                        │    └─▶[AND]──(임시 C2)─┐             │
│                        │                     │                │
│                        └────────▶[ OR ]◀──────┘               │
│                               (최종 올림수 수거) ────▶ 최종 Cout │
│                                                              │
│ * 마법의 룰: A와 B를 더하고, 그 결과에 Cin을 한 번 더 더한다.         │
│   중간에 터져 나온 임시 올림수들은 OR 게이트가 싹 모아 다음으로 쏜다! │
└──────────────────────────────────────────────────────────────┘

3개를 한 번에 더할 능력이 없으니 2개씩 두 번에 나눠 더하는 꼼수의 미학이다.

A와 B를 반가산기 1에 넣는다. (임시 Sum과 C1 발생)
반가산기 2가 이 임시 Sum과 $C_{in}$을 받아 마저 더해 **최종 Sum(S)**을 뱉는다. (임시 C2 발생)
덧셈을 두 번 했으니 올림수도 두 곳에서 튀어나올 수 있다. 이 두 선을 OR 게이트에 묶어버리면 완벽한 **최종 $C_{out}$**이 생성된다.

📢 섹션 요약 비유: 2단계 컨베이어 벨트다. 1번 알바생(반가산기 1)이 햄버거 빵 2개를 덮어 넘기면, 2번 알바생(반가산기 2)이 빵 사이에 패티($C_{in}$)를 마저 끼워 최종 햄버거(Sum)를 완성한다. 중간에 남은 쓰레기(임시 올림수들)는 거대 쓰레기통(OR 게이트)에 한 번에 싹 다 버려 앞사람에게 넘긴다.

Ⅲ. 비교 및 연결

전가산기 1개는 완벽하지만, 이를 64개 엮었을 때 발생하는 치명적 '시간 병목'과 돌파 전략이다.

비교 항목	리플 캐리 가산기 (RCA)	캐리 예측 가산기 (CLA)
올림수($C_{in}$) 처리	앞자리 계산 끝날 때까지 하염없이 대기	입력 A, B만 보고 64자리 올림수를 병렬 예측
전파 지연 (Delay)	비트 수(N)가 늘수록 딜레이 폭증 $O(N)$	비트 수가 늘어도 딜레이 극도로 짧음 $O(1)$
회로 면적 (Area)	면적 극소, 트랜지스터 낭비 없음	엄청나게 뚱뚱하고 트랜지스터 낭비 심함
현재 위상	느려 터져서 고클럭 CPU 코어에선 멸종	현존 모든 고클럭 CPU/GPU 코어 ALU의 심장

1의 자리에서 발생한 올림수 1이 2의 자리로, 3의 자리로 물결(Ripple) 치듯 넘어가는 구조(RCA)는 전가산기가 64개면 총 64번의 엄청난 지연 시간을 야기한다. 5GHz 속도로 도는 최신 CPU는 이딴 릴레이를 기다려줄 시간이 없다. 결국 아키텍트들은 면적이 3배 뚱뚱해지더라도 미리 올림수를 쾅 예측해 쏘는 CLA 회로로 뼈대를 갈아엎었다.

📢 섹션 요약 비유: 64명이 일렬로 서서 물바가지를 나르는 '소방 릴레이(RCA)'입니다. 맨 뒷사람은 앞의 63명이 물을 다 넘길 때까지 꼼짝없이 서서 무한 대기해야 합니다. 아무리 차례를 잘 지켜도 1등을 할 수 없는 구시대적인 뼈대입니다.

Ⅳ. 실무 적용 및 기술사 판단

1+1=2를 똑바로 하기 위해 아키텍트가 치러야 할 피눈물 나는 타협이다.

체크리스트 및 판단 기준

3D 게임 그래픽 렌더링용 GPU에서 $A \times B$ 부동소수점 곱셈을 처리하기 위해 수천 개의 전가산기를 무식한 사각형 배열(Array)로 늘어놓지 않고, 올림수를 옆이 아닌 밑으로 냅다 꽂아 내리는 월리스 트리(Wallace Tree) 구조로 연산 깊이(Depth)를 기하급수적으로 압축시켰는가?
배터리 하나로 1년을 버텨야 하는 산속 엣지 AI 칩(NPU)을 짤 때, 정확성 100%의 무거운 전가산기 대신, 결과가 가끔 틀려도 딥러닝 가중치가 에러를 흡수해 버리도록 면적이 반토막 난 '근사 가산기(Approximate Adder)' 도박을 감행하여 전성비(Power)를 극대화했는가?

안티패턴

다중 비트 연산을 짤 때 "3핀짜리 전가산기 부품이 쓰기 편하니까"라며 1의 자리(LSB)부터 64의 자리까지 다 이걸로 복붙 도배하는 만행. 1의 자리는 밑에서 올라올 올림수가 물리적으로 존재하지 않는다. 굳이 3핀짜리 비싼 전가산기를 박고 $C_{in}$ 핀을 강제로 0V 그라운드(GND)에 용접해버리는 짓은 트랜지스터 낭비다. 1의 자리는 도끼로 부수고 무조건 반가산기(HA)로 핀포인트 교체 수술을 해야 진정한 최적화다.
📢 섹션 요약 비유: 전가산기(FA)를 LSB에 박는 짓은 짐이 2개밖에 없는데 굳이 양손과 입을 다 쓰는 값비싼 일꾼(FA)을 고용하고선 "너 입에는 아무것도 물지 말고 그냥 빈 입으로 뛰어!"라고 돈 낭비를 하는 악덕 사장(설계자)의 멍청함과 같습니다.

Ⅴ. 기대효과 및 결론

전가산기는 반가산기의 '3번째 입력 핀 부재'라는 치명적 결함을 완벽히 극복해 기계가 다중 비트(8, 32, 64bit) 연속 덧셈을 수행할 수 있게 만든 절대 뼈대다.

모든 CPU와 GPU의 산술논리연산장치(ALU)는 이 전가산기 세포들을 겹겹이 엮어 창조되며, 클럭(GHz) 속도를 올리기 위한 캐리 예측기(CLA)와 월리스 트리 같은 괴물 아키텍처로 진화를 계속하여 우주 끝까지 성능 한계를 박살 내고 있다.

📢 섹션 요약 비유: 이 과정은 동전 3개를 합치는 회계 마술입니다. 책상 위 동전 2개(A, B)에 친구가 던져준 동전 1개($C_{in}$)까지 총 3개를 손에 쥡니다. 동전이 2개가 넘어가는 순간 무조건 지폐 1장($C_{out}=1$)으로 묶어 윗반으로 날려버리고, 남는 동전(Sum)만 내 주머니에 챙기는 아주 깐깐하고 완벽한 회계사입니다.

📌 관련 개념 맵

개념	연결 포인트
반가산기 (Half Adder)	구멍이 2개뿐이라 다중 비트 연산이 불가능하지만, 전가산기 뱃속의 핵심 장기로 2개 융합 이식되어 덧셈기의 뼈대가 됨
리플 캐리 가산기 (RCA)	전가산기를 무식하게 64개 일렬로 세워 만든 덧셈기로, 면적은 1등이지만 앞자리 계산을 기다려야 하는 지연(Delay) 지옥
오버플로우 (Overflow)	전가산기의 밥그릇(비트 수)이 넘쳐흘러 계산 결과 부호가 확 뒤집혀버리는 재앙으로, OS 커널에 인터럽트 왱왱 울림

👶 어린이를 위한 3줄 비유 설명

전가산기는 양손에 동전을 쥐고 입으로도 동전을 하나 더 물 수 있는 완벽한 만능 덧셈 로봇이에요!
내 동전 2개(A, B)에다가 아랫반 친구가 던져준 보너스 동전 1개($C_{in}$)까지 한 방에 완벽히 더해낸답니다.
이 멋진 로봇 64개를 줄줄이 이어 붙이면, 아무리 길고 어려운 엄청난 숫자라도 컴퓨터가 0.1초 만에 뚝딱 계산할 수 있어요!